

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

14574452

5 Basic Patent (No,Kind,Date): CA 2249592 AA 19980730 <No. of Patents: 012>

ACTIVE MATRIX ELECTROLUMINESCENT DISPLAY DEVICE AND A DRIVING METHOD

THEREOF DISPOSITIF D'AFFICHAGE ELECTROLUMINESCENT A MATRICE ACTIVE ET PROCEDE D'ATTAQUE CORRESPONDANT (English; French)

Patent Assignee: CASIO COMPUTER CO LTD (JP)

10 Author (Inventor): YAMADA HIROYASU (JP); SHIOYA MASAHIRO (JP)

IPC: *G09G-003/30; G09G-003/32; G09F-009/33

Language of Document: English

Patent Family:

	Patent No	Kind	Date	Applic No	Kind	Date	
15	CA 2249592	AA	19980730	CA 2249592	A	19980127	(BASIC)
	CA 2249592	C	20020521	CA 2249592	A	19980127	
	CN 1216135	A	19990505	CN 98800067	A	19980127	
	CN 1216135	T	19990505	CN 98800067	A	19980127	
	EP 906609	A1	19990407	EP 98900761	A	19980127	
20	JP 10214060	A2	19980811	JP 9727323	A	19970128	
	JP 10232649	A2	19980902	JP 9752543	A	19970221	
	JP 10319909	A2	19981204	JP 97148719	A	19970522	
	JP 10333641	A2	19981218	JP 97154320	A	19970529	
	US 5990629	A	19991123	US 13708	A	19980126	
25	WO 9833165	A1	19980730	WO 98JP327	A	19980127	
	TW 441136	B	20010616	TW 87101059	A	19980126	

Priority Data (No,Kind,Date):

JP 9727323 A 19970128

JP 9752543 A 19970221

30 JP 97148719 A 19970522

JP 97154320 A 19970529

WO 98JP327 W 19980127

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

05949549 **Image available**

5 ELECTRIC FIELD LUMINESCENT DISPLAY DEVICE AND DRIVING METHOD THEREFOR

PUB. NO.: 10-232649 [JP 10232649 A]

PUBLISHED: September 02, 1998 (19980902)

INVENTOR(s): YAMADA HIROYASU

10 SHIOTANI MASAHIRO

APPLICANT(s): CASIO COMPUT CO LTD [350750] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.: 09-052543 [JP 9752543]

FILED: February 21, 1997 (19970221)

15 INTL CLASS: [6] G09G-003/30

JAPIO CLASS: 44.9 (COMMUNICATION -- Other)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors)

ABSTRACT

20 PROBLEM TO BE SOLVED: To provide the driving method of an electric field luminescent display device capable of performing a tone display having satisfactory control property and capable of performing an operation of lower power consumption.

SOLUTION: One frame period of an electric field luminescent display device
25 in which electric field light emitting elements are arranged in a matrix shape and selection transistors and driving transistors are connected to these electric field light emitting elements is divided into eight subframes. These subframes are consisting of light emission setting times Ton and address periods Tadd being the same times in all subframes and
30 different light emission driving voltages or driving currents are set so as to be impressed in respective subframes. Since, a tone level for every pixel is made different according to in which subframe among the eight subframes the pixel is selected, a tone expression is made possible.

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-232649

(43) 公開日 平成10年(1998)9月2日

(51) Int. Cl.⁶
G09G 3/30

識別記号

F I
G09G 3/30

K

審査請求 未請求 請求項の数15 F D (全11頁)

(21) 出願番号 特願平9-52543

(22) 出願日 平成9年(1997)2月21日

(71) 出願人 000001443
 カシオ計算機株式会社
 東京都渋谷区本町1丁目6番2号

(72) 発明者 山田 裕康
 東京都青梅市今井3丁目10番地6 カシオ
 計算機株式会社青梅事業所内

(72) 発明者 塩谷 雅治
 東京都青梅市今井3丁目10番地6 カシオ
 計算機株式会社青梅事業所内


(74) 代理人 弁理士 杉村 次郎

(54) 【発明の名称】電界発光表示装置およびその駆動方法

(57) 【要約】 (修正有)

【課題】 制御性の良い階調表示が行え、低消費電力動作が可能な電界発光表示装置の駆動方法を提供する。

【解決手段】 電界発光素子がマトリクス状に配置され、この電界発光素子の選択トランジスタと駆動トランジスタとが接続された電界発光表示装置の1フレーム期間を8つのサブフレームに分割する。これらサブフレームは、発光設定時間Tonと、全サブフレームで同一時間のアドレス期間Taddと、からなり、それぞれのサブフレームで異なる発光駆動電圧或いは駆動電流が印加されるように設定されている。このため、8つのサブフレームのそれだけで、画素が選択されたか選択されないかにより、画素毎の階調レベルを異にすることができ、階調表現が可能となる。



【特許請求の範囲】

【請求項 1】 それぞれ一対の電極を有し、且つ電圧又は電流の印加に応じて発光する複数の電界発光素子と、1 フレーム期間内に順次配置された複数のアドレス期間に、前記複数の電界発光素子から任意の電界発光素子を選択すると共に、それぞれの前記アドレス期間の後に設定された発光設定期間に、当該アドレス期間に選択された前記電界発光素子の前記一方の電極に、所定電圧値のコモン電圧を印加する第 1 スイッチング回路と、前記各電界発光素子の前記一対の電極の他方の電極にそれぞれ接続され、前記各発光設定期間に、互いに異なる値の電圧に設定された複数の駆動電圧或いは互いに異なる値の電流に設定された駆動電流を、前記全電界発光素子に印加する第 2 スイッチング回路と、を具備することを特徴とする電界発光表示装置。

【請求項 2】 前記電界発光素子はマトリクス状に配列され、1 フレーム期間は、前記複数のアドレス期間と、各アドレス期間にそれぞれ対応し且つ互いに同じ長さの時間に設定された前記複数の発光設定期間と、からなり、前記アドレス期間と前記発光設定期間とが交互に配置されたことを特徴とする請求項 1 記載の電界発光表示装置。

【請求項 3】 前記第 1 スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され且つ信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、且つドレイン電極が前記電界発光素子に接続されると共に、ソース電極が、コモン電源または可変駆動電源に接続された駆動トランジスタと、を備えることを特徴とする請求項 1 または請求項 2 に記載の電界発光表示装置。

【請求項 4】 前記第 2 スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され且つ信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、且つドレイン電極が前記電界発光素子に接続されると共に、ソース電極が、コモン電源または可変駆動電源に接続された駆動トランジスタと、を備えることを特徴とする請求項 1 または請求項 2 に記載の電界発光表示装置。

【請求項 5】 前記走査電圧および前記信号電圧は、それぞれの特性に応じたオン／オフの 2 値信号であることを特徴とする請求項 3 または請求項 4 に記載の電界発光表示装置。

【請求項 6】 前記 1 フレーム期間内の各発光設定期間の駆動電圧或いは駆動電流の大きさの比率は、それぞれ 2 の n 乗 (n は 0 以上の整数) のいずれかであることを特徴とする請求項 1 ～請求項 5 のいずれかに記載の電界発光表示装置。

【請求項 7】 前記コモン電圧は、接地電圧であること

50

を特徴とする請求項 1 ～請求項 6 に記載の電界発光表示装置。

【請求項 8】 電圧又は電流の印加に応じて発光する複数の電界発光素子を有する電界発光表示装置の駆動方法において、1 フレーム期間が、それぞれ任意の前記電界発光素子を選択する、複数のアドレス期間を備え、且つ前記各アドレス期間で選択された前記電界発光素子に、それぞれのアドレス期間の後に発光設定期間が設定されると共に、前記各アドレス期間で選択された前記電界発光素子に、1 フレーム期間内のそれぞれの発光設定期間どうしで互いに異なる値の駆動電圧或いは互いに異なる値の駆動電流を供給することを特徴とする電界発光表示装置の駆動方法。

10

【請求項 9】 前記複数の電界発光素子は、それぞれ一対の電極を有し、

20

1 フレーム期間内に順次配置された複数のアドレス期間に、前記複数の電界発光素子から任意の電界発光素子を選択すると共に、それぞれの前記アドレス期間の後に設定された発光設定期間に、当該アドレス期間に選択された前記電界発光素子の前記一方の電極に、所定電圧値のコモン電圧を印加する第 1 スイッチング回路と、前記各電界発光素子の前記一対の電極の他方の電極にそれぞれ接続され、前記各発光設定期間に、互いに異なる値の電圧に設定された複数の駆動電圧或いは互いに異なる値の電流に設定された駆動電流を、前記全電界発光素子に印加する第 2 スイッチング回路と、を具備することを特徴とする請求項 8 記載の電界発光表示装置の駆動方法。

20

【請求項 10】 前記第 1 スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され且つ信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、且つドレイン電極が前記電界発光素子に接続されると共に、ソース電極が、コモン電源または可変駆動電源に接続された駆動トランジスタと、を備えることを特徴とする請求項 9 記載の電界発光表示装置の駆動方法。

30

【請求項 11】 前記第 2 スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され且つ信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、且つドレイン電極が前記電界発光素子に接続されると共に、ソース電極が、コモン電源または可変駆動電源に接続された駆動トランジスタと、を備えることを特徴とする請求項 9 記載の電界発光表示装置の駆動方法。

40

【請求項 12】 前記走査電圧および前記信号電圧それぞれの特性に応じたオン／オフの 2 値信号が入力されることを特徴とする請求項 10 または請求項 11 に記載の電界発光表示装置の駆動方法。

【請求項 13】 前記電界発光素子はマトリクス状に配列され、前記 1 フレーム期間は、前記アドレス期間と発光設定期間とが交互に設定されることを特徴とする請求項 8～請求項 12 のいずれかに記載の電界発光表示装置の駆動方法。

【請求項 14】 前記各発光設定期間に印加される駆動電圧又は駆動電流の大きさの比率は、それぞれ n 乗 (n は 0 以上の整数) のいずれかであることを特徴とする請求項 8～請求項 13 のいずれかに記載の電界発光表示装置の駆動方法。

【請求項 15】 前記コモン電圧は、接地電圧であることを特徴とする請求項 9～請求項 14 に記載の電界発光表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は電界発光表示装置およびその駆動方法に関し、さらに詳しくは、エレクトロルミネッセンス発光を行う表示装置の駆動方法に関する。

【0002】

【従来の技術】従来、図 9 に示すような、1 画素に 2 つの薄膜トランジスタ（以下、TFT という）を備えた構造の有機 EL ディスプレイ（電界発光表示装置）がある。この有機 EL ディスプレイにおいては、選択 TFT 3 が走査ライン X_mからのスキャで選択に同期して、有機 EL 素子 1 の発光輝度データに応じた階調信号が信号ライン Y_nから供給されるようになっている。選択 TFT 3 は、この階調信号に応じて駆動 TFT 2 のゲートバイアスを制御し、駆動 TFT 2 は、このゲートバイアスに応じて有機 EL 素子 1 に注入するキャリア（電子或いは正孔）の量を制御し、所定の階調輝度で発光する。図 10 は、このように書き込まれた駆動 TFT 2 の、ゲート電圧 (V_g) とチャネル抵抗との関係、所謂電界効果トランジスタ (FET) の静特性を示すグラフである。図 11 は、1 画素における有機 EL 素子 1 と電圧制御手段 V_c と全画素共通 EL 電源 4 との関係を示す等価回路図である。この電圧制御手段 V_c は、選択トランジスタ 3 と駆動トランジスタ 2 とから構成されている。

【0003】

【発明が解決しようとする課題】上記した従来の 1 画素 2 セル TFT 構造の有機 EL ディスプレイでは、駆動 TFT 2 のゲートバイアスの変化によってチャネルに流れる電流をえることにより、画素 EL の発光輝度を変化させることで階調を表現している。すなわち、有機 EL 素子 1 の発光輝度は、信号ライン Y_n に供給される階調信号と、駆動 TFT 2 及び選択 TFT 3 の電気的特性に依存している。このため、たとえば 256 階調を実現しようとすると、パネル内の各画素の駆動 TFT 2 の線形領域での特性バラツキが 256 階調の制御に要求される範囲内になければならず、そのような均一な特性の TFT

T パネルの製造は実現が困難であるという問題がある。

【0004】この発明が解決しようとする課題は、制御性のよい階調表示が行えると共に、低消費電力動作が可能な電界発光表示装置の駆動方法を得るにはどのような手段を講じればよいかという点にある。

【0005】

【課題を解決するための手段】請求項 1 記載の発明は、電界発光表示装置であって、それぞれ一対の電極を有し、且つ電圧の印加に応じて発光する複数の電界発光素子と、1 フレーム期間内に順次配置された複数のアドレス期間に、前記複数の電界発光素子から任意の電界発光素子を選択すると共に、それぞれの前記アドレス期間の後に設定された発光設定期間に、当該アドレス期間に選択された前記電界発光素子の前記一方の電極に、接地電圧、或いは互いに異なる値の電圧に設定された複数の駆動電圧のうちのいずれか、の一方を印加する第 1 スイッチング回路と、前記各電界発光素子の前記一対の電極の他方の電極にそれぞれ接続され、前記各発光設定期間に、前記接地電圧、或いは互いに異なる値の電圧に設定された複数の駆動電圧のうちのいずれか、の他方を、前記全電界発光素子に印加する第 2 スイッチング回路と、を具備することを特徴としている。

【0006】請求項 1 記載の発明では、各アドレス期間に発光すべき電界発光素子を予め選択して、対応する各発光設定期間に、選択された電界発光素子の一方の電極に、所定電圧値のコモン電圧を印加し、全電界発光素子の一対の電極の他方に、互いに異なる値の電圧に設定された複数の駆動電圧又は互いに異なる値の電流に設定された駆動電流のいずれかを印加すれば、選択された電界発光素子のみが各発光設定期間に発光することができる。したがって、複数の発光設定期間中に選択的に電界発光素子を発光することにより、言い換えれば、1 フレーム期間内での総発光設定期間での総発光量に応じて、各電界発光素子の見かけ上の発光輝度を制御することができる。

【0007】請求項 2 記載の発明は、前記電界発光素子がマトリクス状に配列され、1 フレーム期間が、前記複数のアドレス期間と、各アドレス期間にそれぞれ対応し且つ互いに同じ長さの時間に設定された前記複数の発光設定期間と、からなり、前記アドレス期間と前記発光設定期間とが交互に配置されたことを特徴としている。請求項 2 記載の発明では、発光設定期間を一定としたので、発光設定期間と印加電圧又は印加電流との積によるそれぞれの発光輝度を組み合わせることで多くの輝度階調数の発光を実現することができる。

【0008】請求項 3、4 記載の発明はそれぞれ、第 1 スイッチング回路、第 2 スイッチング回路が、走査電圧が供給される走査ラインにゲート電極が接続され且つ信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トラン

ジスタのソース電極に接続され、且つドレイン電極が前記電界発光素子に接続されると共に、ソース電極が、コモン電源または可変駆動電源に接続された駆動トランジスタと、を備えることを特徴としている。これらの発明では、アドレス期間に選択された電界発光素子に、発光設定期間中に容易にコモン電圧を印加できるようチャージできる。

【0009】請求項5記載の発明は、前記走査電圧および前記信号電圧が、それぞれの特性に応じたオン／オフの2値信号であることを特徴としている。

【0010】請求項5記載の発明では、走査電圧および信号電圧がオン／オフの2値信号で制御できるので、選択トランジスタおよび駆動トランジスタのV—I特性に多少のばらつきがあっても、飽和電流領域の電圧を印加すれば、良好に輝度階調を制御することができる。

【0011】請求項6記載の発明は、1フレーム期間内の各発光設定期間の駆動電圧或いは駆動電流の大きさの比率は、それぞれ2のn乗（nは0以上の整数）のいずれかであることを特徴としている。請求項6記載の発明では、駆動電圧或いは駆動電流の大きさの比率が、それぞれ2のn乗としているので、異なる電圧値の数を最小限にして良好な階調発光を実現することができる。

【0012】請求項8記載の発明は、電圧又は電流の印加に応じて発光する複数の電界発光素子を有する電界発光表示装置の駆動方法において、1フレーム期間が、それぞれ任意の前記電界発光素子を選択する、複数のアドレス期間を備え、且つ前記各アドレス期間で選択された前記電界発光素子に、それぞれのアドレス期間で選択された前記電界発光素子に、1フレーム期間内のそれぞれの発光設定期間どうしで互いに異なる値の駆動電圧或いは互いに異なる値の駆動電流を供給することを特徴としている。

【0013】請求項8記載の発明では、各アドレス期間に、次の発光設定期間に発光すべき電界発光素子を予め選択して、発光設定期間に発光させるが、各発光設定期間での印加電圧または印加電流の値が異なるので、それぞれの画素での総発光量が、階調に応じるように発光設定期間を選択すれば少ない段階の電圧値の変化にもかかわらず、1フレーム期間全体では多くの輝度階調数の発光を実現することができる。

【0014】

【発明の実施の形態】以下、この発明に係る電界発光表示装置の駆動方法の詳細を図面に示す実施形態に基づいて説明する。なお、駆動方法の説明に先駆けて、電界発光表示装置の構成について説明する。図1は本実施形態に係る電界発光表示装置の駆動回路図である。同図に示すように、電界発光素子としての有機EL素子101が、X-Yマトリクス状に配置されたそれぞれの画素領域に形成されている。これらの画素領域は、複数の走査

ラインXと複数の信号ラインYとがそれぞれ交差する部分に形成されている。1つの画素領域には、走査ラインXおよび信号ラインYに接続された選択トランジスタQ₁と、この選択トランジスタQ₁に接続されたキャパシタC_p及びゲートが接続された駆動トランジスタQ₂とが設けられている。この駆動トランジスタQ₂は、有機EL素子101の一方の電極（図ではカソード電極）に接続されている。そして、選択トランジスタQ₁が走査ラインXからの選択信号により選択され、且つ信号ラインYより駆動信号が outputされると駆動トランジスタQ₂がオン状態になるように設定されている。この選択信号及び駆動信号は、ON/OFFの2値信号である。なお、駆動トランジスタQ₂は、オフ状態では有機EL素子101に比べて充分高抵抗で、オン状態では有機EL素子101に比べて無視できるほど充分低抵抗となるようにその特性が設定されている。

【0015】図2は、この電界発光表示装置の1画素部分の等価回路図である。同図に示すスイッチS₁は有機EL素子101の一方の電極に接続されており、このスイッチS₁の閉じている状態で、有機EL素子101の発光が可能となる。また、スイッチS₂は、有機EL素子101の他方の電極側に接続されており、全画素に共通に用いられるとともに、後記するサブフレーム期間内の発光時間および発光駆動電圧或いは発光駆動電流（各サブフレーム期間に固有の値の電圧或いは電流）に従って全画素を同時にオン／オフし得るようになっている。なお、図2中P_sは各サブフレーム期間に固有の値の電圧値或いは電流値を可変的に出力するように制御された可変駆動電源を示している。

【0016】ここで、本実施形態における電界発光表示装置の更に具体的な構成を、図3および図4を用いて説明する。図3は、本実施形態における電界発光表示装置の1画素部分を示す平面図である。図4は、図3のA-A断面図である。図中100は電界発光表示装置を示している。

【0017】本実施形態の電界発光表示装置100は、ガラス或いは樹脂フィルムからなる基板102の上に例えばアルミニウム（A1）でなるゲートメタル膜がパターニングされてなる、所定方向（X方向）に沿って平行かつ等間隔をなす複数の走査ライン103と、この走査ライン103に一体的な、選択トランジスタQ₁のゲート電極103Aと、駆動トランジスタQ₂のゲート電極103Bと、が形成されている。なお、これらゲート電極103A、103Bおよび走査ライン103の表面には、陽極酸化膜104が形成されている。また、これら走査ライン103、ゲート電極103A、103Bおよび基板102の上には、窒化シリコンでなるゲート絶縁膜105が形成されている。さらに、ゲート電極103A、103Bの上方のゲート絶縁膜105A、105Bの上には、アモルファスシリコン（a-Si）でなる半

導体層 106A、106B がパターン形成されている。また、それぞれの半導体層 106A、106B の中央には、チャネル幅方向に沿って形成されたブロッキング層 107A、107B が形成されている。そして、半導体層 106A の上には、ブロッキング層 107A 上でソース側とドレイン側とに分離されたオーミック層 108A、108B が形成されている。さらに、選択トランジスタ Q₁においては、ドレイン側のオーミック層 108A に積層されて接続する信号ライン 109A と、ソース側のオーミック層 108A に積層されて接続するソース電極 109B とが形成されている。このソース電極 109B は、図 3 に示すように、駆動トランジスタ Q₂ のゲート電極 103B に対して、ゲート絶縁膜 105 に開口したコンタクトホール 110 を介して接続されている。駆動トランジスタ Q₂ においては、ソース側のオーミック層 108B に積層されて接続する GND 線 111 と、一端がドレイン側のオーミック層 108B に積層されて接続し、且つ他端が有機 EL 素子 101 の後記するカソード電極 114 に接続するドレイン電極 112 が形成されている。これら選択トランジスタ Q₁ と駆動トランジスタ Q₂ は、図 2 に示したスイッチ S₁ を構成している。また、ゲート電極 103B とゲート絶縁膜 105 と GND 線とでキャパシタ C_p が構成される。

【0018】次に、有機 EL 素子 101 の構成を説明する。まず、上記した選択トランジスタ Q₁、駆動トランジスタ Q₂ およびゲート絶縁膜 105 の上に、電界発光表示装置 100 の発光表示領域全域に亘って、層間絶縁膜 113 が堆積されている。そして、上記した駆動トランジスタ Q₂ のドレイン電極 112 の端部上の層間絶縁膜 113 にコンタクトホール 113A が形成されている。なお、本実施形態では、駆動トランジスタ Q₂ のドレイン電極 112 の端部は、1 画素領域の略中央に位置するように設定されている。そして、層間絶縁膜 113 の上に、可視光に対し反射性を示す、例えば MgIn でなるカソード電極 114 が略 1 画素領域全域に亘って矩形状に形成されている。すなわち、カソード電極 114 は、相隣接する信号ライン 109A、109B と相隣接する走査ライン 103、103 とで囲まれる領域（1 画素領域）を略覆うように形成されている。このため、選択トランジスタ Q₁ と駆動トランジスタ Q₂ とは、カソード電極 114 で全面的に覆われている。

【0019】さらに、図 4 に示すように、各画素毎にパターン形成されたカソード電極 114、および層間絶縁膜 113 の上に、有機 EL 層 115 が発光表示領域全域に亘って形成されている。さらに、有機 EL 層 115 の上には、透明なITOであるアノード電極 116 が全有機 EL 素子 101 の発光表示領域全域に亘って形成されている。また、各有機 EL 素子 101 のアノード電極 116 は、スイッチ S₂ を介してそれぞれ異なる値に設定された駆動電圧 V_{dd1}～V_{ddn} 或いは駆動電流 I_{dd}

1～I_{ddn} を供給する可変駆動電源 P_s に接続されている。

【0020】ここで、上記した構成の電界発光表示装置 100 の作用について説明する。本実施形態においては、カソード電極 114 が、相隣接する信号ライン 109A、109B と相隣接する走査ライン 103、103 とで囲まれる領域（1 画素領域）を略覆うように形成されているため、有機 EL 素子 101 は 1 画素領域の略全域に亘って発光を行うことができる。また、カソード電極 114 が光反射性を有する MgIn で形成されているため、カソード電極 114 とアノード電極 116 との間に駆動電圧或いは駆動電流が印加された場合に、有機 EL 層 115 で発生した表示光は、下方（ガラス基板 102 側）に漏れることなくアノード電極 116 側に出射される。このため、選択トランジスタ Q₁ および駆動トランジスタ Q₂ の半導体層 106A、106B へ不要に光が入射するのを防止することができ、各トランジスタの光起電力による誤動作が生じるのを回避することができる。また、表示光は、透明なアノード電極 116 側から出射されるため、ガラス基板 102 などにより光吸収されることはなく、輝度の高い状態で出射される。

【0021】次に、本実施形態の電界発光表示装置 100 の駆動回路系を説明する。図 2 の等価回路図が示すように、有機 EL 素子 101 とスイッチ S₁、S₂ と可変駆動電源 P_s とから 1 画素部分の EL 表示回路が構成されている。また、上記したように、第 1 スイッチング回路としてのスイッチ S₁ は、選択トランジスタ Q₁ と駆動トランジスタ Q₂ とから構成され、有機 EL 素子 101 に選択的に接地電圧（コモン電圧）を供給（出力）することができる。有機 EL 素子 101 においては、アノード電極側に正極性の互いに異なる電圧値の駆動電圧 V_{dd1}～V_{ddn} 或いは駆動電流 I_{dd1}～I_{ddn} を供給する可変駆動電源 P_s が第 2 スイッチング回路としてのスイッチ S₂ を介して接続され、カソード電極側にスイッチ S₁ が接続され、スイッチ S₂ を構成する駆動トランジスタ Q₂ のソース電極側は図 1 に示すように GND 線 111 を介して接地されている。

【0022】以下、本実施形態の電界発光表示装置 100 の駆動方法について説明する。まず、本実施形態は、電界発光表示装置 100 における走査ライン 103 の本数を例えば 480 本、信号ライン 109A の本数を例えば 640 本に設定する。そして、本実施形態では図 5

(a)、(b) に示すような階調表示方式を用いる。同図 (a) のように、1 フレーム期間（1 画面の表示を保持する期間）が 16.7 ms として、1 フレーム期間を 8 つのサブフレーム期間（サブフレーム 1～8）に分割する。各サブフレーム期間は、2.1 ms であり、アドレス書き込みを行うためのアドレス期間 T_{add} (1.0 ms) とそれぞれのサブフレーム期間固有の値の駆動電圧或いは駆動電流を印加する発光設定期間 T_{on} (1.

1 m s) とかなる。有機EL素子 101 は、図 5 (c) に示すように印加される電圧に対して発光輝度 (cd/m^2) が直線性を示しており、発光輝度の比は発光駆動電圧値の比或いは発光駆動電流値の比に比例する。各サブフレーム期間に固有の発光駆動電圧の比率或いは駆動電流の比率は、サブフレーム 1 で 1 とすると、サブフレーム 2 は 2、サブフレーム 3 は 4、サブフレーム 4 は 8、サブフレーム 5 は 16、サブフレーム 6 は 32、サブフレーム 7 は 64、サブフレーム 8 は 128 となる。このような発光設定期間において、1 の発光設定期間で 1 という輝度を表示するとすると、サブフレーム 1 のみを点灯することで 1 の輝度が得られる。輝度 2 のときはサブフレーム 2 のみを、輝度 3 のときはサブフレーム 1 とサブフレーム 2 を、4 のときはサブフレーム 3 のみを点灯するというように、以下同様にして組み合わせにより合計 256 の階調を表示することが可能となる。

【0023】各サブフレームにおいては、アドレス期間 T_{add} にアドレス書き込みが終了した後に発光設定期間 T_{on} の間アドレス選択された電界発光素子 101 にこの発光設定期間に固有の値の電圧或いは駆動電流を同時に印加させる。その次のサブフレームではアドレス期間 T_{add} 中にアドレス書き換えを行って発光設定期間 T_{on} にアドレス選択された電界発光素子 101 にこの発光設定期間に固有の値の電圧或いは電流を同時に印加させる。このようにサブフレーム 1 からサブフレーム 8 まで 1 フレーム期間内に行う。アドレス選択のタイミングは、図 2 に示したスイッチ S_1 で制御し、駆動電圧駆動電流供給のタイミングはスイッチ S_2 で制御することができる。すなわち、1 つのサブフレーム期間内において、走査ラインと信号ラインとの線順次走査により、このサブフレーム特有の発光量で点灯すべき画素の選択トランジスタ Q_1 がオン状態となる。そして、選択トランジスタ Q_1 がオンになると信号ラインから選択トランジスタ Q_2 を介して駆動トランジスタ Q_3 のゲート電極への書き込みが行われ、アドレス期間 T_{add} 内においては駆動トランジスタ Q_3 にチャネルが形成された状態が保持される。このアドレス期間で点灯すべき画素がすべて選択された後、すなわちアドレス期間 T_{add} 終了後の発光設定期間 T_{on} まで選択状態が保持される。発光設定期間 T_{on} 中には、アノード電極 116 に接続されたそれぞれの発光設定期間 T_{on} に固有の値に設定された駆動電圧或いは駆動電流を供給する可変駆動電源 P_s がスイッチ S_2 でオンされる。この発光設定期間での駆動電圧或いは駆動電流の値は、上記したようにそれぞれのサブフレームでその高さ設定されている。ここで、1 フレーム期間中の全アドレス期間 T_{add} の時間の長さと全発光設定期間 T_{on} の時間の長さを等しくすると、各アドレス期間 T_{add} は、 1.04 ms 程度となり、各走査ライン $X_1 \sim X_{480}$ の 1 発光設定期間で選択される

時間は、 $2.1 \mu\text{s}$ 程度となる。

【0024】次に、本実施形態の駆動方法で階調表示が行える原理を図 6 を用いて説明する。この図は、簡略化するために、1 フレーム期間を 3 つのサブフレームに分割した例であり、サブフレーム 1 の発光設定期間の発光量は 1、サブフレーム 2 の発光量は 2、サブフレーム 3 の発光量は 4 とした。図 6 は、網状の斜線を付した部分の画素 13、22、24、31、35、42、44、53 の輝度が高くなるように表示された例を示している。

- 10 具体的には、サブフレーム 1 で全画素が選択されて輝度 1 の発光を行ったとすると、サブフレーム 2、3 では線順次走査により画素 13、22、24、31、35、42、44、53 のみが選択され、発光量 2 と発光量 4 が加算されたと設定する。このため、3 つのサブフレームが終了した（1 フレーム期間が終了した）状態では、画素 13、22、24、31、35、42、44、53 が発光量 7 となり、他の画素が発光量 1 であるのと比較して高輝度となる。このように、1 フレーム期間を複数のサブフレームに分割したことにより、電界発光表示装置 100 の階調表示が可能となる。このような原理は、1 フレーム期間を 8 つのサブフレームに分割した場合での同様に適用できるものであり、256 階調の表現も可能となる。

- 【0025】上記したように、本実施形態によれば、駆動電圧 $V_{dd1} \sim V_{ddn}$ 或いは駆動電流 $I_{dd1} \sim I_{ddn}$ のスイッチングに、オン／オフの 2 値信号で制御するスイッチ S_1 を用い、且つ選択トランジスタ Q_1 と駆動トランジスタ Q_2 にもオン／オフの 2 値信号をいずれかを選択的に出力するため、図 9 のソース・ドレイン間電圧 V_{SD} をソース・ドレイン間電流が飽和電流になる範囲に設定するので、各トランジスタの電圧 V_{SD} の $1 \text{ V} \sim 5 \text{ V}$ 間での $V - I$ 特性に多少のばらつきがあっても、良好に輝度階調を制御することができ、安定した階調制御を行うことが可能となる。このように、1 つの有機 EL 素子に対し選択トランジスタ Q_1 、駆動トランジスタ Q_2 、スイッチ S_1 の 3 つのスイッチング素子が構成している場合、それぞれのわずかな電気的特性のずれが相乗され、1 つの画素として大きく輝度階調がずれてしまう恐れがあるが、選択トランジスタ Q_1 や駆動トランジスタ Q_2 およびスイッチ S_1 は、飽和電流領域での電圧値を用いオン／オフ制御を行うだけであるため、特性に多少のバラツキがあった場合でもその影響を受けにくいという利点がある。また、有機 EL 素子 101 にとって発光効率のよい電圧値の駆動電圧、或いは発光効率のよい電流値の駆動電流として設定できるため、低消費電力化を達成することができる。さらに、可変駆動電源 P_s での電圧或いは電流の制御は、電界発光表示装置 100 が得ようとする階調数に比較して非常に少ない数の種類（階調数が 256 に対して 8）の値に電圧或いは電流制御するだけでよいため、制御性を高めることができる。

【0026】以上、本実施形態について説明したが、本発明はこれに限定されるものではなく、構成の要旨に付随する各種の設計変更が可能である。例えば、上記した実施形態においては、サブフレーム期間におけるアドレス期間内でアドレス選択状態を保持するために、選択トランジスタ Q_1 と駆動トランジスタ Q_2 とを備えた構成としたが、図7の1画素等価回路で示すような構成としてもアドレス選択状態を保持することができる。同図において Q_3 は選択トランジスタ Q_4 は駆動トランジスタ、 C_{p_2} は容量を示している。なお、この駆動トランジスタ Q_4 は別途容量 C_{p_2} が接続されているため、EEPROM機能を有しないTFTを用いることができる。駆動トランジスタ Q_4 のソース・ドレインの一方が各有機EL素子101の各カソード電極に接続され、他方がスイッチ S_2 を介して負電位 $V_{dd'}$ 或いは負の電流 $I_{dd'}$ を供給する直流電源 P_s' に接続されている。有機EL素子101は、発光表示領域全域に亘って形成されたアノード電極が接地され構造であり、駆動トランジスタ Q_4 が選択され、スイッチ S_2 がオンすると発光する。また、上記した実施形態においては、電界発光素子として直流電界で発光できる有機EL素子101に特に有効であるが、無機EL素子やその他の電界発光素子を適用することも勿論可能である。本実施形態では、有機EL素子の発光層は電荷輸送性の異なる2層以上の有機層から構成されてもよく、アノード電極116上に酸素および水の侵入を防止する封止層を設けてよい。また、基板102側からアノード電極116、有機EL層114を長くしたり、他方を短くしたりしてもよい。

5、カソード電極114の順に積層した構造としてもよい。

【0027】なお、本実施形態では、1フレーム期間中の全アドレス期間 T_{add} の時間の長さと総発光設定期間 T_{on} の時間の長さを等しくしたが、選択トランジスタ Q_1 、 Q_3 、駆動トランジスタ Q_2 、 Q_4 の特性に応じて、アドレス期間 T_{add} 、発光設定期間 T_{on} の一方を長くしたり、他方を短くしたりしてもよい。また、各駆動電圧 V_{dd} 駆動電流 I_{dd} は小さい順(T_{on1} 、 T_{on2} 、…、 T_{on8})に印加されるがこれに限らず、大きい順(T_{on8} 、 T_{on7} 、…、 T_{on1})でもよく、或いは T_{on8} 、 T_{on1} 、 T_{on5} 、 T_{on4} 、 T_{on7} 、 T_{on2} 、 T_{on6} 、 T_{on3} の順のように電圧値或いは電流値の大きさの順番通りでなくてもよい。また、可変駆動電源 P_s が供給する駆動電圧 $V_{dd1} \sim V_{ddn}$ は、交流でもよい。さらに、階調数は256階調に限らず、複数の階調であれば256階調よりも少なくてよい。

【0028】本実施形態では、選択トランジスタ Q_1 と駆動トランジスタ Q_2 とからなるスイッチ S_1 がGND線111に接続され、発光設定期間 T にオンするスイッチ S_2 が可変駆動電源 P_s に接続されているが、図8に示すように、有機EL素子101のアノード電極側のスイ

ッチ S_2 が可変駆動電源 P_s を介さずに直接接地した構成とし、有機EL素子101のカソード電極側のスイッチ S_1 の駆動トランジスタ Q_2 をGND線111の代わりに負極性の駆動電圧 $V_{dd'}$ 或いは駆動電流 $I_{dd'}$ を供給する可変駆動電源 P_s' に接続させてもよい。この場合であっても、走査ラインX、信号ラインYに、それぞれ2値信号のいずれかを出力し、有機EL素子101のアノード電極に接続されたスイッチ S_2 を2値信号でオン、オフ制御することができる。すなわち、アドレス

10期間 T_{add} には、選択された有機EL素子101のカソード電極側に駆動電圧 $V_{dd'}$ 或いは駆動電流 $I_{dd'}$ が供給され、発光設定期間 T_{on} に全スイッチ S_2 がオンされ、有機EL素子101のアノード電極が接地され発光する。

【0029】さらに、本実施形態では、有機EL素子101をスイッチ S_1 の上方に形成したが、スイッチ S_1 と同一平面上に形成してもよい。なお、この場合は、基板102側からアノード電極116、有機EL層115、カソード電極114の順に積層して形成すれば、仕事関数の低く酸化されやすい材料からなるカソード電極114をアノード電極116、有機EL層115の形成工程により劣化させることがない。

【0030】

【発明の効果】以上の説明から明らかのように、この発明によれば、電界発光表示装置を制御性よく階調表示できる共に、低消費電力動作を可能にするという効果を奏する。

【図面の簡単な説明】

【図1】本発明の実施形態に係る電界発光表示装置の駆動回路図。

【図2】本実施形態における電界発光表示装置の1画素部分の等価回路図。

【図3】本実施形態における電界発光表示装置の平面図。

【図4】図3のA-A断面図。

【図5】(a)、(b)は本実施形態の駆動方法を示す説明図であり、(c)は電界発光表示装置の印加電圧-輝度特性を示す図。

【図6】1フレーム期間を3サブフレームに分割した場合の階調表示原理を説明する説明図。

【図7】本発明を適用し得る電界発光表示装置の1画素部分を示す等価回路図。

【図8】本発明の他の実施形態に電界発光表示装置の駆動回路図。

【図9】従来の電界発光表示装置の1画素部分を示す等価回路図。

【図10】従来の電界発光表示装置における駆動TFT2の、ゲート電圧(V_g)とチャネル抵抗との関係を示すグラフ。

【図11】従来の電界発光表示装置の1画素における有


機 E L 素子 1 と電圧制御手段 Vc と全画面共通 E L 電源
4 との関係を示す等価回路図。

【符号の説明】


- 100 電界発光表示装置
- 101 有機 E L 素子
- 103 走査ライン

- 109A 信号ライン
- Q₁ 選択トランジスタ
- Q₂ 駆動トランジスタ
- S₂ スイッチ
- P_s 可変駆動電源


【図 1】




【図 2】




【図 1-1】




【図 3】




【図 4】




【図 6】




【図 7】




【図 9】



【図 5】



【図 8】



【図 10】

